-- Copyright (C) 1991-2013 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCC : Dedicated power pin, which MUST be connected to VCC. -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. -- NON_MIGRATABLE: This pin cannot be migrated. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition CHIP "mm32k" ASSIGNED TO AN: EPM7128SLC84-15 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND+ : 1 : : : : : GND+ : 2 : : : : : VCCINT : 3 : power : : 5.0V : : BMB[6] : 4 : input : TTL : : : Y BMB[5] : 5 : input : TTL : : : Y BMB[4] : 6 : input : TTL : : : Y GND : 7 : gnd : : : : BMB[3] : 8 : input : TTL : : : Y BMB[2] : 9 : input : TTL : : : Y BMB[1] : 10 : input : TTL : : : Y BMB[0] : 11 : input : TTL : : : Y MBODD_P : 12 : input : TTL : : : Y VCCIO : 13 : power : : 5.0V : : TDI : 14 : input : TTL : : : N MEM[11] : 15 : output : TTL : : : Y MEM[10] : 16 : output : TTL : : : Y MEM[9] : 17 : output : TTL : : : Y MEM[8] : 18 : output : TTL : : : Y GND : 19 : gnd : : : : MEM[7] : 20 : output : TTL : : : Y MEM[6] : 21 : output : TTL : : : Y MEM[5] : 22 : output : TTL : : : Y TMS : 23 : input : TTL : : : N MEM[4] : 24 : output : TTL : : : Y MEM[3] : 25 : output : TTL : : : Y VCCIO : 26 : power : : 5.0V : : MEM[2] : 27 : output : TTL : : : Y MEM[1] : 28 : output : TTL : : : Y MEM[0] : 29 : output : TTL : : : Y MEM_P : 30 : output : TTL : : : Y RESERVED : 31 : : : : : GND : 32 : gnd : : : : MEMDONE_L : 33 : output : TTL : : : Y TP2 : 34 : input : TTL : : : Y STROBE_L : 35 : output : TTL : : : Y MEMSTART : 36 : input : TTL : : : Y RESERVED : 37 : : : : : VCCIO : 38 : power : : 5.0V : : PARITY : 39 : bidir : TTL : : : Y CS_L : 40 : output : TTL : : : Y OE_L : 41 : output : TTL : : : Y GND : 42 : gnd : : : : VCCINT : 43 : power : : 5.0V : : WE_L : 44 : output : TTL : : : Y D[9] : 45 : bidir : TTL : : : N D[8] : 46 : bidir : TTL : : : N GND : 47 : gnd : : : : D[7] : 48 : bidir : TTL : : : N D[6] : 49 : bidir : TTL : : : N D[5] : 50 : bidir : TTL : : : N D[10] : 51 : bidir : TTL : : : N RESERVED : 52 : : : : : VCCIO : 53 : power : : 5.0V : : FS_L[7] : 54 : input : TTL : : : Y FS_L[6] : 55 : input : TTL : : : Y FS_L[5] : 56 : input : TTL : : : Y FS_L[4] : 57 : input : TTL : : : Y FS_L[3] : 58 : input : TTL : : : Y GND : 59 : gnd : : : : FS_L[2] : 60 : input : TTL : : : Y FS_L[1] : 61 : input : TTL : : : Y TCK : 62 : input : TTL : : : N FS_L[0] : 63 : input : TTL : : : Y D[4] : 64 : bidir : TTL : : : N D[3] : 65 : bidir : TTL : : : N VCCIO : 66 : power : : 5.0V : : D[2] : 67 : bidir : TTL : : : N D[0] : 68 : bidir : TTL : : : N D[1] : 69 : bidir : TTL : : : N EA[0] : 70 : input : TTL : : : Y TDO : 71 : output : TTL : : : N GND : 72 : gnd : : : : EA[1] : 73 : input : TTL : : : Y EA[2] : 74 : input : TTL : : : Y BMB[11] : 75 : input : TTL : : : Y BMB[10] : 76 : input : TTL : : : Y BMB[9] : 77 : input : TTL : : : Y VCCIO : 78 : power : : 5.0V : : BMB[8] : 79 : input : TTL : : : Y BMB[7] : 80 : input : TTL : : : Y D[11] : 81 : bidir : TTL : : : N GND : 82 : gnd : : : : CLK : 83 : input : TTL : : : Y GND+ : 84 : : : : :